RCJ信頼性シンポジウム優秀論⽂賞
ESD AND RELIABILITY SYMPOSIUM
RCJ信頼性シンポジウム優秀論⽂賞
「RCJ信頼性シンポジウム優秀論⽂賞」は、毎年２月にRCJ信頼性シンポジウム実行委員会が選出し、翌回のRCJ信頼性シンポジウムにて表彰授与されます。
第33回 2023 RCJ信頼性シンポジウム優秀論⽂（第34回で表彰）
「自動CBE試験装置による放電波形解析」
*澤田 真典、**福田 保裕、*三浦 秀明、*坂下 雄大（*阪和電子工業株式会社 ** ESDコンサルタント）
近年、半導体をアッセンブリしたボードやモジュールにおける、静電気による破壊現象が多くなってきている。
しかしながら、ボードやモジュール毎に、印加されるストレスの大きさや、破壊現象が異なっている。
前回、CDM規格であるJS-002をベースとしたCBE装置を使用し、測定対象物であるモジュールの基板サイズや基板上のGNDパターンのサイズなど各種パラメータを変更し、放電波形について取得および解析を行った結果を報告した。
今回は、放電波形についてさらに検証を行うため、シミュレーションによる再現を試みた。
歴代優秀論文
| 開催回 |
論文タイトルと要旨
|
| 第32回 |
「高速ＩF向け信号端子におけるT-coilによるESDへの影響」
加納 英樹、鈴木 輝夫（株式会社ソシオネクスト）
T-coil回路は、ESD保護回路の寄生容量の影響を低減できるが、相互誘導で生じた電圧(相互誘電起電力)により内部回路破壊が発生した報告がある。今回、CMOS最先端テクノロジーにて作成したTEGを用いて調査行った。VF-TLP測定は、CDM測定よりも悲観的になる理由を説明する。
|
| 第31回 |
「高精度CDM破壊電圧を予測するためのTester/PKG/Chip統合回路のモデリング手法」
坂口 尚樹、小池 洋、泉川 雅芳、濱田 誉人（ソニーLSIデザイン株式会社）
信頼性試験のモデルのひとつであるCharged Device Model（以下CDM）は、製品出荷の前段階に行われる試験モデルであり、この信頼性試験をクリアできなければ再設計に多大なコストがかかる。それ故に、ChipやPackage（以下PKG）の設計段階で回路シミュレータなどを用いた、CDM試験結果の事前予測が望まれる。
本論文では、CDM試験システムを、Tester/PKG/Chipといった要素毎にモデリングを行い、CDMで重要となる充電容量と放電電流経路を、正確に表現した。これにより、回路シミュレーションで、放電電流波形のピーク値を高精度に予測することを可能とした。そして、Chip内素子にかかる電圧の時間軸波形に基づいた破壊判定手法を適用することで、これまで実現出来なかった、実製品の破壊時の印加電圧の予測を、50Vの誤差で達成できていることを紹介する。
最後に、充電容量の簡易計算化、ならびに放電電流ピーク値の計算による導出について述べ、この結果をFullChipのCDM検証へ応用する事例についても紹介する。
|
| 第30回 |
「⾞載LANのESD対策についての考察」
野添 研治、勝村 俊介、徳永 英晃、⼩林 恵治、井上 ⻯也（パナソニック㈱）
⾞載LAN規格の主流であるCAN（Controller Area Network）トランシーバや先進⽀援システム
（ADAS）等の普及により導⼊が加速される⾞載EthernetのPHY（物理層）チップのESD対策に
関して動作原理やV-I特性の異なるESD保護素⼦（TVSダイオード、バリスタ、ESDサプレッサ）を
⽤いたESD試験について⼤電流TLP試験機と⾼耐圧電流プローブを⽤いた測定結果をSEED設計に反映
させた結果について報告する。
|
| 第29回 |
「フラットパネルディスプレー製造中の純⽔スプレー洗浄における静電気障害の対策」
福岡 靖晃1、⽇⽐野 慎也1、⼤野 雄⽮1、森 ⻯雄1、瀬川 ⼤司2、
⼩林 義典2、宮地 計⼆2、清家 善之1（1愛知⼯業⼤学、2旭サナック㈱）
液晶パネルを含むフラットパネルディスプレーの洗浄⼯程の⼀つに、純⽔10MPa級の圧⼒で噴霧する
洗浄⽅法が広く⽤いられている。この純⽔スプレー洗浄⽐抵抗値の⾼い純⽔をスプレーするためデバ
イスが帯電し、静電気障害（ESD）を発⽣する問題がある。従来、この対策⽅法として純⽔に炭酸ガス
やアンモニアを添加させて、純⽔の⽐抵抗値を下げて⾏っていたが、純⽔を改質してしまうという
問題とコストの問題があった。 本報告ではノズルに負の電荷を印加と噴射させる⽔を加温させるこ
とで、89%の発⽣電荷量を減少させたので報告する。
|
| 第28回 |
「⼤規模電磁界解析を⽤いたEMC解析技術の開発」
松原 亮、井⼝ 勝夫 （パナソニック㈱ コネクティッドソリューションズ社 イノベーションセンター）
⾼性能・⼩型化が進展しているデジタル機器の開発では、LSIの⾼速化，低電圧化に伴い、EMC
（Electromagnetic Compatibility）対策の難易度が⾼くなっている。この課題を効果的に解決する
ため、EMC解析技術開発を⾏っている．本稿では、輻射と静電気に関して、従来より、設計へ直結する
解析法の開発を⾏った。輻射解析では、設計初期段階でも対応可能なノイズ源の設定法を検討すること
で、従来課題発⽣時に活⽤していたものを、試作前に活⽤できるようにした。静電気解析では、基板間
接続を考慮し、多層基板と⾦属筐体をモデル化することで、⾦属筐体からハーネスを介し、基板へ流⼊
する複雑な課題発⽣メカニズムの分析を可能とした。
これらの技術を製品開発に適⽤することで、対策期間、追加試作、後戻り⼯数削減に貢献した。
|
| 第27回 |
「パワーオンESD耐性を向上させたESD電源保護回路」
成⽥ 幸輝、奥島 基嗣（ルネサスエレクトロニクス㈱））
ICのコンポーネントレベルのESD電源保護には、RCトリガを⽤いた保護回路がよく使われる。⼀⽅、
ICをボード実装した後のシステムレベルESD試験については、ボード上の外付保護素⼦でICを保護する
場合が多い。しかしながら、ボードレイアウトや外付保護素⼦の特性によっては、システムレベルESD
電流の⼀部がIC内部へ回り込む場合もある。その場合、IC内部のRCトリガ保護回路で回り込んできた
ESD電流から内部回路を守ることになるが、システムレベルESD試験はパワーオン状態での試験であり、
パワーオフ状態を前提とするコンポーネントレベルESD試験時とは、RCトリガ保護回路の保護特性は⼤
きく異なる。具体的には、パワーオンによって保護MOSのチャネルが開きづらくなるため、パワーオフ
時に⽐べてクランプ電圧は上昇し、内部回路に⼤きなESDストレスが加わりやすい。
本発表では、従来のRCトリガ保護回路と⽐較して、パワーオンESD時のストレスを低減可能な保護回路
技術について報告する。
|
| 第26回 |
「ICパッケージ内部におけるRCトリガ電源保護回路の発振」
⼩沢 忠史、植野 振⼀郎、佐々⽊ 真吾（㈱メガチップス）
RCトリガタイプの保護回路を有する電源に対し、ノイズ等により急峻な電圧変動が⽣じると、電源
ON時でも保護回路が作動する場合がある。この事⾃体は、保護回路が適切に作⽤する証左とみなす
事も可能である。しかし、BigNMOSをドライブするインバータが複数段の場合、電源ON時に⼀度
保護回路にトリガがかかると、発振状態に陥ってしまい、停⽌出来ずに電流を流し続けてしまう事が
ある。これを原理的に解決する⼿段は、インバータ段数を1段とする事である。
本論⽂では、インバータ複数段の場合の発振メカニズムと、インバータ1段の場合の発振回避のメカ
ニズムを説明する。
|
| 第25回 |
「デバイス帯電電圧に着⽬したESD管理法の考察」
牧 国広、廣瀬 賢司、加来 太、若井 伸之、瀬⼾屋 孝（㈱東芝 セミコンダクター＆ストレージ社）
半導体デバイスのESD管理⽅法は、IEC､ANSI/ESD-S20.20､JESD､RCJ-S等で制定内容が広く
展開されているが、適⽤遵守している製造環境でも実際にESD破壊が⽣じる事例が存在している。
いずれの場合もデバイス⾃体が帯電することで⽣じる破壊モデルのCDM（デバイス帯電モデル）
によるESD破壊となっている。また、テクノロジーノードの微細化がさらに進むことで、半導体
デバイスのESD耐量⾃体がさらに低下傾向していくため、製造⼯程でのESD破壊が必然的に増加
していくことが懸念される。この状況に対して、上記のESD管理内容の単純な適⽤では根絶出来
ないESD/CDM破壊に対しては、デバイス⾃体の帯電状況に着⽬した管理内容が有効になると
考えている。
本報告では、EPA内で発⽣しているESD破壊の事例、破壊のメカニズムと関連する半導体デバイス
の静電容量および実際の帯電内容の測定内容の紹介を⾏い、実際に⾏うべきデバイスの帯電電圧
に着⽬したESD管理⽅法の提案を⾏う。
|
| 第24回 |
「PWM制御小型交流高圧電源を用いた超低オフセット電圧型除電装置の開発」
高橋 克幸、後藤 章、斎藤 智克、坂本 健介、永田 秀海（シシド静電気㈱）
静電気放電への感受性が特に高いハードディスクドライブの製造工程などへの適用を目指し、数V
以下の超低オフセット電圧の実現を目指した、コロナ放電方式除電装置の開発を行った。電源方式
として、小型トランスを用いたPWM制御AC高圧電源を用いた。印加電圧は、間欠的な正負のパルス
電圧とすることにより、効率よく除電に寄与するイオンを生成し、電極の経時変化を抑制した。
オフセット電圧は、正負パルス電圧の印加タイミングを変化することによって調整した。除電装置
の構造は、接地金属筐体によって放電電極部を囲い、放電電極部後方にファンを設けた送風型とした。
2500時間以上の動作において、フィードバック制御をせずとも、オフセット電圧の変動値は2V以下
に抑制できることを確認した。
|
| 第23回 |
「静電気放電発生箇所可視化技術の開発（その２）」
尾前 宏（鹿児島県工業技術センター）
電子関連企業等で深刻化している静電気放電（ESD）トラブルに対応するため、ESDの発生源と
思われる被測定物を監視し、ESDを検知したら、即座にビデオ映像上でESDの発生状況を可視化
する技術を考案した。電子デバイス等の製造装置の高速化に伴い、短時間に多数のESDが生じる事例
へ対応するため、ESDに伴い発生する電磁波のデータを、デジタルオシロスコープの内蔵メモリを
区分けして記録し続け、設定回数分記録した後、全記録データを一括して制御用PCで可視化処理する
方式を検討し、発生時刻が約1μs以上離れたESD現象であれば、漏れなく検出できることを確認した。
|
| 第22回 |
「小帯電板による絶縁板への誘導帯電を可視化する試み」
中家 利幸1、松井 順1、宮本 佳明1、栗山 敏秀2、前田 裕司3、高辻 渉3、上野 吉史3、
伊東 隆喜3（1阪和電子工業㈱、2近畿大学生物理工学部、3和歌山県工業技術センター）
金属板と絶縁板を一定間隔に配置して金属板を高電位に帯電させると、金属板と向き合った側とは
逆の面の絶縁板電位が時間変化することを確認した。GND電位で平面配置した複数のセンサーで
絶縁板の電位を測定しながら金属板の電位を制御することで絶縁板の種類よる電位変化の様子を経過
時間毎に捕らえて可視化した結果と、接触して帯電させた結果を紹介する。
|
| 第21回 |
「システム内部で起きる誘導ESDによる誤動作」
磯福 佐東至1、本田 昌實2（1東京電子交易㈱、2㈱インパルス物理研究所）
電子機器等のシステム内部に存在する浮動金属導体とその近傍の金属導体間に狭ギャップが存在する
と、静電誘導により生じる電位差が両者間に発生し、その電位差があるレベルを越えると、高速の
火花放電（誘導ESD）を生じる。この放電により放出される電磁波が機器内部の電子回路にノイズと
して加わり、機器の誤動作の原因となる。この誤動作に関して報告する。
|
