

R-6-ES-01

半導体デバイスの静電気障害回避技術に 関するガイドライン

平成 7 年 3 月

財団法人 日本電子部品信頼性センター

半導体デバイスの静電気障害回避技術に 関するガイドライン

目 次

平成6年度 静電気対策委員会構成表

1. 序 言	1
2. 静電気破壊試験方法の意見とその変遷	3
2.1 各種静電気破壊試験耐性値の意味と適用	3
2.2 静電気破壊テデルの分類	4
2.3 半導体デバイスの静電気破壊現象と公的試験規格の変遷	5
2.4 MM試験法の放電波形規定と破壊電圧との関係	10
2.5 半導体集積回路における静電気破壊試験法の今後	10
3. 半導体デバイスの静電気障害保護回路設計手法	15
3.1 保護回路の基本設計思想	15
3.2 電流制限素子	18
3.3 電圧クランプ素子	19
3.4 保護回路特性への影響	20
3.5 MOS LSIにおけるESD保護回路構成	22
3.5.1 保護回路構成	22
3.5.2 保護機構	23
3.5.3 ESD実験結果	23
3.6 付 録	24
4. 今後のデバイス動向と静電気障害	25
4.1 デバイスの動向	25
4.2 微細化による静電気障害	26
4.2.1 チップ構造起因の静電気障害	26
4.2.2 パッケージ構造起因の静電気障害	31
4.2.3 静電気耐性向上のための新構造	32
5. 工程における静電気の測定法	35
5.1 工程内の静電気管理値	35
5.1.1 静電気管理値の設定	35
5.1.2 導体の帯電と絶縁体の帯電	35
5.2 表面電位の測定	36
5.2.1 表面電位の測定に於ける注意点	36
5.2.2 人体（作業）の帯電電位測定方法	41

5.2.3	半導体デバイスのパッケージ表面の帯電電位測定方法	42
5.3	静電気荷重の測定	43
5.4	静電気放電現象の検知方法	44
6.	工程におけるデバイスの静電気障害を回避する技術／ノウハウ	45
6.1	環境における静電気障害回避技術	45
6.2	作業工程における静電気障害を回避する技術	47
7.	結 言	51
8.	付 録	53
	半導体デバイスの静電気障害保護回路設計手法	53

1. 序 言

本委員会は発足以来、情報化時代・国際化時代を支える基盤技術は半導体デバイスの信頼性であるという見地に立ち、「数値の一人歩き・用語の一人歩き」を生じないように、委員会発行の資料には、数値及び用語が制定された理由と背景を必ず付記してきた。関係各位のご協力によって、「数値の一人歩き」を近年激減させることができたことは、委員会活動の一つの成果である。また、これが起縁となって、積極的なご協力が各所から本委員会に寄せられるようになった。誌上を借りてお礼申し上げる。

本年度は「静電気破壊試験方法は社会の公器である。」という委員会発足時の初心にもどり、用語・規格・静電気障害回避技術の国際化に必要な理念として、「信頼性の原点」を提案することになった。また、従来の個別的な静電気対策を、経済的・科学的にシステム化された静電気障害回避技術として発展させることにした。

委員会が提案する「信頼性の原点」とは、

- (1) 予測可能性の義務 : 破壊状態の予測を可能ならしめるデバイスの耐性値公示の義務
(予測不能のものについては義務免除)
- (2) 予 測 義 務 : 耐性値に基づくデバイスの破壊工程の予測
- (3) 回 避 義 務 : 障害発生を回避するのに必要な具体的行為の実行義務

を前提として、関係者が討議を進める慣習育成が目的である。

デバイスメーカ、デバイスユーザ、試験器メーカ、エンドユーザに内在する技術情報のすべてを委員会が熟知することは物理的に不可能である。それゆえ、過去の実績を踏まえて、半導体静電気破壊試験方法の意味とその変遷、静電気保護回路の設計手法、工程における静電気測定方法、静電気障害回避技術、今後のデバイスの動向と静電気障害の予測を本年度の主たる研究課題として整理し、国際化された規格制定の第一次案として報告することにした。

関係各位からの積極的な意見・批判をいただければ幸いである。

また、静電気対策として多くの技術が既に開発されている。しかし、ESDの複雑性及びデバイス技術の躍進から、対策技術は事象追跡型にならざるを得なかった。委員会は、この状況を克服すべく、体系化された静電気障害回避技術の実体は何らかの形で展望できるように心がけて本報告を編纂した。PL法にも対処しうる障害回避技術の体系化を次年度の課題にするにあたり、関係各位の助言を期待する。